verilog电子秒表设计

华中科技大学电子线路测试设计实验作业题,作者第一次编verilog,花了好长时间,总算编出来了,希望能对大家有所帮助。请叫我乐于助人的小雷锋。

华中科技大学

《电子线路设计、测试与实验》实验报告

实验名称:

院(系):

专业班级:

姓名:

学号:

时间:

地点:

实验成绩:

指导教师:

2013 年 12 月 3 日

电子秒表 光学与电子信息学院 光材1102 苏铁城 U201115229 2013.12.5 南一楼 杨明

你可能喜欢

  • 抢答器设计
  • 贪吃蛇游戏设计
  • 秒表计时器
  • 交通灯控制器
  • 数字秒表课程设计

verilog电子秒表设计相关文档

最新文档

返回顶部