Journal of Southwest University for Nationalities Natural Science Edition ___________________________________________________________________

文章编号: 1003-2843(2011)05专-0104-04

第37卷5月专辑

西南民族大学学报·自然科学版

May.2011

基于FPGA数字钟的设计与实现

王术群

(西南民族大学电气信息工程学院, 四川成都 610041)

摘 要: 伴随着集成电路(IC)技术的发展, 电子设计自动化(EDA)逐渐成为重要的设计手段, 经广泛应用于模拟与数字电路系统等许多领域. 本设计给出了多功能数字钟自顶向下(TOP)的设计思想和实现方案, 采用结构描述风格, 依据功能将系统分为五个模块组成:分频模块：控制模块、计数器模块、闹铃模块、显示模块, 并用Verilog HDL实现各个功能模块, 图形输入法生成顶层模块. 最后在EDA工具MAX PLUS II下进行仿真, 验证数字钟FPGA设计的正确性和实用性.

关键词：EDA技术; 现场可编程逻辑器件; Verilog HDL语言; MAX+PLUSH II; 数字钟 中图分类号: G642 文献标志码: A doi：10.3969/j.issn.1003-2483.2011.05专.31

1 引言

当今电子产品正在向功能多样化, 体积最小化, 功耗最低化的方向发展. 它与传统的电子产品在设计上的显著区别是大量使用大规模可编程逻辑器件, 使产品的性能提高, 体积缩小, 功耗降低；同时广泛运用现代计算机技术, 提高产品的自动化程度和竞争力, 缩短开发周期.

本文论述的是采用verilog语言、与图形设计综合设计实现多功能数字钟.

2 数字钟的系统的设计方案

根据自上而下的设计方法, 数字钟的功能可由以下五个模块组成：分频模块、控制模块、计数器模块、闹铃模块、显示模块. 为了实现这五个模块的功能还可以进一步向下进行功能划分, 如图1所示.

计时功能：这是数字钟设计的基本功能, 每秒钟更新一次, 并且能在显示屏上显示当前的时间. 闹钟功能：如果当前的时间与闹钟设置的时间相同, 则扬声器发出闹音.. 整点报功能：如果当前时间为整点, 则扬声器发出特定频率的整点报音..

校时设置：用户可以通过功能键重新进行时间设置.精确校时时还可以对秒进行清零. 闹铃设置：:用户可以通过功能键完成任意时间的闹铃设置.

显示功能：正常计时状态6位数码管分别显示时、分、秒；校时状态显示时、分、闹钟设置状态显示当前闹钟的时分设置值.

3 程序的设计与实现

3.1 各模块功能的实现

___________________________

收稿日期：2011-03-01

作者简介：王术群(1976-) ,女, 四川成都人, 讲师, 主要从事电子技术、测控系统的实践教学与研究.