数字电路与逻辑设计2012_2013(一)B

命题人: 张京玲 审核人: 试卷分类(A卷或B卷) B

五邑大学 试 卷

学期: 2012 至 2013 学年度 第 1 学期 课程:

数字电路与逻辑设计 信息工程学院10级

课程代号: 005A1690

使用班级:

数字电路与逻辑设计2012_2013(一)B

姓名: 学号:

一、

数字电路与逻辑设计2012_2013(一)B

填空题(每题2分,共16分)

1、

数字电路与逻辑设计2012_2013(一)B

数字电路与逻辑设计2012_2013(一)B

是组成寄存器和移位寄存器的基本单元电器,一个n位的数码寄存器需由 个触发器组成。

2、时序逻辑电路按照其触发器是否有统一的时钟控制分为时序电路和 时序电路。

3、8位D/A转换器当输入数字量10000000时为5V。若只有最低位为高电平,则输出电压为 V;若输入为10001000,则输出电压为 V。 4、已知原函数为

F1 AC A C

,则它的反函数为

5、施密特触发器有两个 状态;单稳态触发器有一个 状态和 态;多谐振荡器只有两个 态。

6、利用卡诺图化简法化简逻辑函数时,两个相邻项合并,消去一个变量,四个相邻项合并,消去 个变量等。一般来说,2n个相邻一方格合并时,可消去 个变量。 7、将模拟信号转换为数字信号,需要经过 、 、 、 四个过程。 8、一个同步RS触发器在正常工作时,不允许输入R=S=1的信号,因此它的约束条件是 。

二、 单项选择题(每小题1分,共8分)

1、若在编码器中有50个编码对象,则要求输出二进制代码位数为( )位。 A、5 B、6 C、10 D、50

2、某RAM有8位数据线、13位地址线,则其存储容量为( )。 A、4KB B、 8KB C、16KB D、 64KB 3、以下各电路中,( )可以完成延时功能。

A、多谐振荡器 B、单稳态触发器

C、施密特触发器 D、石英晶体多谐振荡器 4、下面几种逻辑门中,可以用作双向开关的是( )。

A、CMOS传输门 B、OD门 C、异或门 D、三态门

5、利用异步清零端构成N进制加法计数器,则应将( )所对应的状态译码后驱动清零控制端。

数字电路与逻辑设计2012_2013(一)B相关文档

最新文档

返回顶部